CPU架构专家(RISC-V Cache方向) 20-50k
西安-高新区 5年以上 硕士 招1人 8月14日更新
收藏
avator
饶女士 2天前在线 已认证
聊一聊
职位介绍
岗位职责: 1、负责 RISC-V CPU核心 中 L2 Cache子系统 的微架构设计、RTL实现与PPA(性能、功耗、面积)优化; 2、深入参与基于RISC-V平台的多级缓存一致性协议(如MESI/MOESI)的设计与验证,解决多核间的数据一致性与总线仲裁问题; 3、与验证团队配合,制定L2 Cache的验证策略,包括随机约束仿真、形式化验证及死锁/活锁逃逸分析; 4、基于性能计数器及仿真波形,分析L2 Miss率、访问延迟等指标,优化预取算法、替换策略及硬件预取器; 5、与后端团队协作,完成低功耗设计(时钟门控、电源门控)及物理实现时序收敛; 6、跟踪RISC-V国际开源社区的Cache相关进展(如 TileLink总线、HPM性能监控、Z扩展指令集 对缓存行为的影响),为下一代产品提供可行性方案。 任职要求: 1、微电子、计算机体系结构等相关专业硕士及以上学历,5年以上CPU/SoC设计经验; 2、具备RISC-V开发经验:熟悉RISC-V指令集架构(RV32/64,尤其是M/S/U模式)、特权规范及常见扩展(C、V、Zb*等); 3、精通 L2 Cache微架构 设计细节:组相联结构、LRU/PLRU替换算法、关键路径优化(如路预测、流水化Tag比较)、多端口访问仲裁; 4、熟练使用 SystemVerilog 或 Chisel(若使用开源RISC-V内核)进行可综合RTL设计,有成功流片或FPGA原型验证经验; 5、深入理解缓存一致性协议(MESI/MOESI),熟悉总线或片上互连协议:TileLink(U/CL/C2C)或 AMBA CHI/AXI(在RISC-V SoC中集成); 6、掌握PPA权衡方法,能独立完成时序分析、面积评估及低功耗设计。
其他信息
行业要求:全部行业

公司简介

深圳高芯思通科技有限公司成立于2015年,是深圳市科思科技股份有限公司(股票代码:688788)子公司,是一家提供无线通信,超大规模芯片的公司。自设立以来,一直专注于新一代智能无线电基带芯片与无线射频收发芯片一体化的研发与应用,产品应用于各种复杂的专用无线通信、高性能计算、复杂数字信号处理、V2X等场景,目前量产的基带芯片可支持多种网络形态下的通信,其应用形态可同时满足手持设备,移动设备及固定设备对芯片的不同要求。 公司总部位于深圳,在西安、北京、上海设有研发机构,与国内多所高校建立合作关系并设有联合实验室。 公司研发人员占比超过85%,核心成员均有10年以上工作经验,主要来自于海思、中兴微电子、英特尔、爱立信、Marvell等国内外知名企业,硕士、博士员工占比超过70%。公司拥有从数字信号算法开发到芯片架构研究、数字前端设计、芯片验证及芯片后端设计、模拟射频芯片设计、模拟版图设计等完整的半导体全流程开发团队,同时具备整体解决方案设计的能力。并同国内外知名的IP供应商、晶圆供应商、封测大厂有良好的产业链合作关系及共同开发协作关系。 公司提供业内有竞争力的工作环境、薪酬待遇,同时推行员工持股计划,让员工在公司既能充分发挥自己的能力,有更多的机会学习新知识自我提升,同时提供企业与员工共同成长,成果共享的激励机制。
查看全部

猎聘温馨提示:

1. 如您发现平台内招聘方存在以下违规行为的,请立即举报
  • · 扣押您的身份证件或者其他证件;
  • · 要求您提供担保人、担保金或者以其他名义向您收取财物( 如培训费、体检费、资料费、置装费、押金等);
  • · 强迫您入股或者向您集资;
  • · 以招聘名义牟取不正当利益;
  • · 发布虚假招聘广告信息;
  • · 工作时长违反劳动法规定;
  • · 存在其他损害您的合法权益的行为。
2. 如您应聘的岗位属于涉外劳务合作/海外岗位的,请务必核实招聘方对外劳务合作资质取得情况,同时注意自身资金安全,防范招聘欺诈。
3. 本平台招聘方不向求职者提供任何收费服务。
查看全部

猜你喜欢

程序语言
杭州
30-60k
某杭州互联网上市公司
电子商务 已上市 10000人以上
施先生
团队leader
GPU 内核驱动开发工程师
西安
25-50k
某西安电子/半导体/集成电路公司
电子/半导体/集成电路 100-499人
张女士
人事
嵌入式专家(工控-PLC)
西安
30-40k·15薪
某知名上市公司
人工智能 已上市 10000人以上
刘先生
猎头顾问
1 2 3 4
更新时间:2026-08-14