【数字IC设计工程师招聘】_晟联科招聘信息-猎聘

东女士 11分钟前在线已认证

上海区域招聘负责人 · 晟联科

聊一聊

职位介绍: 工作内容： 1. 设计和实现从架构定义到RTL设计的数字逻辑电路。 2. 与系统架构师合作，根据项目需求定义架构和详细规范。 3. 创建和优化RTL 设计，包括用于各种半导体应用的数据路径、控制逻辑和接口模块。 4. 进行彻底的模拟和功能验证，以确保设计的正确性和性能。 5. 与综合和时序收敛团队合作，优化设计性能并满足项目里程碑。 6. 执行PPAL（性能、功耗、面积和延迟）权衡分析。 7. 准备全面的设计文档，包括规格、设计审查和测试计划。 8. 与跨职能团队密切合作，包括物理设计工程师、软件工程师、硬件工程师和验证工程师，以确保将设计成功集成到整个系统中。任职资格： 1. 电气/电子/计算机工程等相关专业本科或硕士研究生学历。 2. 在IC 行业数字电路设计方面拥有丰富的经验。 3. 熟练掌握行业标准的EDA 工具。 4. 熟悉用于任务自动化的脚本语言（例如Python、Perl、Makefile 等）。 5. 出色的问题解决和调试能力，有效的沟通和团队合作能力。 6. 在协作和快节奏的环境中工作的能力。 7. 了解 PCIe 或 CXL 等协议和合规性优先。 8. 有ASIC、FPGA 或DFT 设计经验者优先。

其他信息: 语言要求：英语; 所属部门：R&D

公司简介

晟联科（eTopus）是一家半导体芯片设计公司，为数据中心云计算服务器等的连接提供高速互连，专注于超高速112G PAM4 DSP PHY芯片以及相关技术的设计，产品已扩展到支持CPU，GPU，AI，加速器和服务器内部存储之间的高速互连。公司成立于2014年，2016年我们发布用于光模块200G (4x50G PAM4) DSP PHY芯片。目前多家业内头部网络和5G设备商已在批量生产涵盖我们IP授权的芯片，并巨量发货。我们总部在上海，美国硅谷、香港、台湾等设有办事处和研发中心。公司官网：https://etopus.com 微信公众号：晟联科半导体

查看全部

职位透镜

您与该职位的匹配度：登录查看

登录查看竞争力分析

猎聘温馨提示：

1. 如您发现平台内招聘方存在以下违规行为的，请立即举报

a. 扣押您的身份证件或者其他证件；
b. 要求您提供担保人、担保金或者以其他名义向您收取财物（如培训费、体检费、资料费、置装费、押金等）；
c. 强迫您入股或者向您集资；
d. 以招聘名义牟取不正当利益；
e. 发布虚假招聘广告信息；
f. 存在其他损害您的合法权益的行为。

2. 如您应聘的岗位属于涉外劳务合作/海外岗位的，请务必核实招聘方对外劳务合作资质取得情况，同时注意自身资金安全，防范招聘欺诈。

了解更多安全防范知识>

查看全部

公司简介

职位透镜

猎聘温馨提示：

猜你喜欢