DFT 电路设计工程师 45-75k·16薪
西安-雁塔区 7年以上 硕士 招1人 8月13日更新
收藏
avator
周女士 3小时前在线 已认证
助理顾问 · 成都爱奔跑科技有限公司
简历处理快 回复速度快
聊一聊
职位介绍
工作职责 内容 1. 支持高覆盖率ATE测试向量序列解析 2. 支持>9Gb/s 高速DRAM array测试 3. 支持DRAM故障地址存储(Async. FIFO)及内建修复机制(BIRA) 4. 支持高速Bump及TSV接口loopback测试 5. 需开发低功耗测试模式,支持多CH并发测试供电要求 任职资格 需求: 10年以上DFT架构设计经验 熟悉JEDEC标准 熟悉array测试,TSV 互连测试 掌握异步 FIFO 设计及故障诊断方法。 具备 3D IC 测试经验,能分析自修复机制(Redundancy Repair)对良率的影响。 了解DRAM 技术趋势对 DFT 架构的新挑战(如更高测试覆盖率与更低功耗平衡)
其他信息
语言要求:不限
行业要求:电子/半导体/集成电路

猎聘温馨提示:

1. 如您发现平台内招聘方存在以下违规行为的,请立即举报
  • · 扣押您的身份证件或者其他证件;
  • · 要求您提供担保人、担保金或者以其他名义向您收取财物( 如培训费、体检费、资料费、置装费、押金等);
  • · 强迫您入股或者向您集资;
  • · 以招聘名义牟取不正当利益;
  • · 发布虚假招聘广告信息;
  • · 工作时长违反劳动法规定;
  • · 存在其他损害您的合法权益的行为。
2. 如您应聘的岗位属于涉外劳务合作/海外岗位的,请务必核实招聘方对外劳务合作资质取得情况,同时注意自身资金安全,防范招聘欺诈。
3. 本平台招聘方不向求职者提供任何收费服务。
查看全部
更新时间:2026-08-16