数字前端工程师
60-90k·15薪
上海
5-10年
硕士
招1人
8月12日更新
顾问(C)
· 西安百道人力资源管理有限公司
简历处理快
回复速度快
聊一聊
- 职位介绍
- 职位概述:
您将作为 SoC 团队核心技术人员,协同算法、芯片架构、验证、固件、后端物理设计等跨职能团队开展全流程联合开发,聚焦人形机器人、泛机器人物理 AI 芯片的片上 NoC 互联架构、整机总线与子系统前端设计及 IP 集成交付。全程参与专用具身智能 SoC 完整研发周期,统筹带宽 / 时延 / QoS 架构设计、RTL 开发、平台搭建与功能验证;深度联动后端完成约束输出、Floorplan 评估、时序功耗面积闭环优化与 ECO 迭代,同步对接软件、FPGA 团队提供软硬件调试支撑,并落地 AI Agent 自动化工作流,持续完善异构多核互联芯片标准化设计流程。
核心职责:
• 参与SoC和子系统的架构分析和设计, 理解产品系统需求,分析总线和memory带宽,负责SOC总线架构设计与优化、SoC子系统设计与RTL开发
• 负责关键IP子系统集成及验证,进行代码仿真与问题调试
• 搭建SoC测试平台与监控机制, 与验证团队合作,确定验证策略,确保SOC子系统和IP的功能实现及性能达标;
• 与后端物理设计团队深度协同,输出 SDC 时序约束、时钟复位、低功耗设计规范;提前评估 NoC 互联架构的时序、面积、布线拥塞风险;配合 STA 时序分析、Floorplan 规划,针对时序违例、功耗、IR 压降等问题迭代优化 RTL 架构与流水线;跟进 ECO 变更,完成全流程时序、面积、功耗闭环收敛
• 与固件、软件、FPGA及诊断工程师协作,提供流片前后调试支持
• 开发AI Agent工作流,提升研发流程效率
任职要求:
• 5年以上ASIC/SoC芯片设计或验证工作经验, 设计开发流程及成功流片经验
• 熟悉芯片片内总线微架构设计和实现,5年以上NOC/互联总线设计经验. 精通至少一种总线
商用 IP(如 Arteris FlexNoC/Ncore、ARM CoreLink(NIC) 等);
• 熟悉常见总线协议,如 AMBA CHI/ACE、AXI/APB/AHB 等
• 拥有扎实的SoC前端设计、关键IP(CPU/GPU、ISP、DSP、NPU或memory)等子系统集成、综合经验
• 具有扎实的数字电路基础,精通 Verilog 语言;
• 熟练使用常用 EDA 工具,具备 Python/Tcl/Perl 等自动化脚本语言经验;
• 精通 DMA、外设、低功耗等设计,熟悉时钟复位的设计
• 具备良好的沟通协调能力与团队合作精神,对新技术充满热情,具备较强的学习动力和自我驱动
优先条件:
• 能主导性能建模与带宽/延迟分析,制定QoS策略与死锁避免机制,协同物理设计团队完成时序收敛与面积优化,支撑多核SoC的高性能互联需求。
• 熟悉UVM等主流验证方法论,掌握面向验证的设计技术(断言策略、代码覆盖率、功能覆盖率、门级仿真等)
• 深入理解低功耗与时序优化
• FPGA验证实操经验
• 跨多地团队协作经验
学历要求与工作地点:
学历要求:211/985院校硕士及以上学历,电子工程、计算机科学、微电子及相关专业
工作地点:北京 / 上海
- 其他信息
- 语言要求:不限
- 行业要求:科技推广服务
猎聘温馨提示:
- 1. 如您发现平台内招聘方存在以下违规行为的,请立即举报
-
- · 扣押您的身份证件或者其他证件;
- · 要求您提供担保人、担保金或者以其他名义向您收取财物( 如培训费、体检费、资料费、置装费、押金等);
- · 强迫您入股或者向您集资;
- · 以招聘名义牟取不正当利益;
- · 发布虚假招聘广告信息;
- · 工作时长违反劳动法规定;
- · 存在其他损害您的合法权益的行为。
- 2. 如您应聘的岗位属于涉外劳务合作/海外岗位的,请务必核实招聘方对外劳务合作资质取得情况,同时注意自身资金安全,防范招聘欺诈。
- 了解更多安全防范知识>
- 3. 本平台招聘方不向求职者提供任何收费服务。
查看全部