数字前端工程师 50-80k
上海 5-10年 学历不限 招1人 8月11日更新
收藏
avator
汪先生 2天前在线 已认证
猎头 · 上海佑拓企业管理咨询有限公司
简历处理快 回复速度快
聊一聊
职位介绍
岗位职责 1. 负责数字 IC 前端/后端设计全流程工作,包括需求分析、方案设计、代码编写、仿真验证、综合、布局布线、时序收敛及物理验证等,确保芯片设计符合项目进度和质量要求。 2. 参与芯片架构设计与模块划分,配合系统工程师完成功能定义、性能指标拆解,制定合理的设计方案和实现路径。 3. 使用 Verilog/VHDL 等硬件描述语言进行数字逻辑设计,编写高效、可复用的代码,并完成模块级、系统级仿真验证,定位并修复设计缺陷。 4. 负责逻辑综合、时序分析、功耗分析及优化,解决时序违规、功耗过高、面积过大等问题,确保芯片满足时序约束和功耗要求。 5. 配合后端团队完成布局布线(Place&Route)、物理验证(DRC/LVS/ERC),协同解决物理实现过程中的各类问题,保障芯片流片顺利进行。 6. 参与芯片测试方案制定,配合测试团队完成测试向量开发、芯片调试及良率分析,推动芯片量产落地。 7. 跟踪行业先进技术和设计方法,优化设计流程和工具使用,提升设计效率和芯片性能。 8. 撰写设计文档、验证报告、时序报告等相关技术文档,确保文档的完整性、准确性和可追溯性。 任职要求 1. 本科及以上学历,微电子、电子工程、计算机科学与技术等相关专业,具备扎实的数字电路理论基础。 2. 熟悉数字 IC 设计全流程,具备前端设计(编码、仿真、综合)或后端设计(布局布线、物理验证)相关经验,有完整的芯片设计项目经验者优先。 3. 熟练掌握 Verilog/VHDL 等硬件描述语言,具备独立进行数字逻辑设计和仿真验证的能力,熟悉 Modelsim/VCS/Xcelium 等仿真工具。 4. 熟悉 Synopsys/Cadence 等主流 EDA 工具,包括综合工具(Design Compiler)、布局布线工具(Innovus/ICC2)、物理验证工具(Calibre)等。 5. 了解时序分析与收敛方法,熟悉 STA(静态时序分析)流程,能独立解决时序违规问题;具备功耗分析与优化经验者优先。 6. 熟悉芯片测试基本原理,了解测试向量开发、DFT(可测试性设计)相关知识者优先。 7. 具备良好的逻辑思维能力、问题解决能力和团队协作精神,能高效配合跨部门团队完成项目目标。 8. 具备较强的学习能力和责任心,能适应快节奏的项目开发环境,跟踪行业新技术并应用于实际工作。
其他信息
语言要求:不限
行业要求:电子/半导体/集成电路

猎聘温馨提示:

1. 如您发现平台内招聘方存在以下违规行为的,请立即举报
  • · 扣押您的身份证件或者其他证件;
  • · 要求您提供担保人、担保金或者以其他名义向您收取财物( 如培训费、体检费、资料费、置装费、押金等);
  • · 强迫您入股或者向您集资;
  • · 以招聘名义牟取不正当利益;
  • · 发布虚假招聘广告信息;
  • · 工作时长违反劳动法规定;
  • · 存在其他损害您的合法权益的行为。
2. 如您应聘的岗位属于涉外劳务合作/海外岗位的,请务必核实招聘方对外劳务合作资质取得情况,同时注意自身资金安全,防范招聘欺诈。
3. 本平台招聘方不向求职者提供任何收费服务。
查看全部
更新时间:2026-08-14