资深Serdes工程师
40-70k
上海
5年以上
硕士
招1人
7月30日更新
资深招聘顾问
· 机丹人才服务（上海）有限公司
简历处理快
回复速度快
聊一聊
- 职位介绍
- 职位描述：
我们正在寻找高速Serdes工程师，加入我们的芯片系统设计团队，负责Serdes 系统， FPGA高速IO系统的IP开发。您将参与SOC+FPGA异构芯片项目的开发，负责第三方IP评估，高速系统的数字IP开发与系统集成。
主要职责：
1. 负责SerDes数字子系统（含PCS层和Controller层）的微架构定义及RTL实现，1G/10G/16G/25G/32G/112G NRZ/PAM4 的SerDes PCS 层的IP开发与PMA的系统集成，以及controller层的系统集成
2. 基于FPGA高速IO接口的系统结构，负责MIPI C/D PHY以及controller的数字子系统微架构定义以及RTL实现。同时包括FPGA通用高速IO系统的结构定义以及实现
3. 第三方IP评估与选型。与第三方IP vendor技术协调沟通以及制定集成方案
4. 负责建立IP软件模型，包括功能模型，Timing模型，Power模型等
5. 为初级工程师提供技术指导，分享经验，促进团队整体技术能力的提升
任职要求：
1. 教育背景：
- 电子工程、计算机科学、微电子或相关专业的硕士学历
2. 工作经验：
- 5~10年或以上Serdes数字系统或者MIPI数字系统相关开发设计工作经验
3. 专业技能：
- 精通Verilog/SystemVerilog RTL设计 （must）
- 深入理解PCS层核心算法与实现：(must)
? 熟悉多种编解码方式 (8B/10B、64B/66B、256B/257B等) 及其扰码机制 (scramble)
? 具备弹性缓冲 (elastic buffer), 时钟修正, 通道对齐等设计经验
? 具有RS-FEC或低延迟FEC设计经验
- 深入理解Serdes Controller层核心逻辑：
? 掌握至少一种高速协议的链路层控制，如链路训练状态机（如PCIe LTSSM、以太网 自动协商，DisplayPort Training控制）、协议处理、CSR寄存器、中断控制、固件接口逻辑
? 熟悉硬件/固件协同设计
- 深入理解MIPI CPHY/DPHY 层协议，以及PPI接口协议。熟悉CSI/DSI controller设计
- 熟悉AHB/AXI/ACE等AMBA总线协议
- 熟悉ASIC全流程 (Lint, CDC/RDC, SDC, Synthesis, STA, DFT）
- 了解FPGA的串行收发器更佳
- 熟悉UVM验证方法学，或能搭建简单IP level的验证环境。
- 具备脚本语言（如Python、Perl、TCL、Makefile等）编写能力，能开发自动化流程或
系统建模。
4. 能力要求：
- 具备较强的分析和解决问题的能力
- 良好的沟通能力和团队合作精神
- 细致、耐心，能够独立完成复杂的验证任务
- 能够阅读和撰写英文技术文档
- 其他信息
- 语言要求：不限
- 行业要求：电子/半导体/集成电路
猎聘温馨提示：
- 1. 如您发现平台内招聘方存在以下违规行为的，请立即举报
-
- · 扣押您的身份证件或者其他证件；
- · 要求您提供担保人、担保金或者以其他名义向您收取财物（ 如培训费、体检费、资料费、置装费、押金等）；
- · 强迫您入股或者向您集资；
- · 以招聘名义牟取不正当利益；
- · 发布虚假招聘广告信息；
- · 工作时长违反劳动法规定；
- · 存在其他损害您的合法权益的行为。
- 2. 如您应聘的岗位属于涉外劳务合作/海外岗位的，请务必核实招聘方对外劳务合作资质取得情况，同时注意自身资金安全，防范招聘欺诈。
- 了解更多安全防范知识>
- 3. 本平台招聘方不向求职者提供任何收费服务。
查看全部
