FPGA 低延迟交易系统开发工程师(高薪!) 50-80k·24薪
深圳 经验不限 统招本科 招10人 8月14日更新
收藏
avator
吕先生 1小时前在线 已认证
量化猎头 · 深圳市四通八达猎头有限公司
简历处理快 回复速度快
聊一聊
职位介绍
岗位职责:使用 Verilog/VHDL/SystemVerilog 设计开发基于 FPGA 的超低延迟交易系统,覆盖行情接收、策略逻辑与订单执行全链路;实现网络协议处理、PCIe 通信及 DDR 存储控制等关键硬件模块;实现 ITCH、OUCH、FIX、Binary 等交易所协议的硬件解析与组包,提升行情处理吞吐量;与 C++ 开发团队协作完成 FPGA 与主机端协同优化,降低系统整体延迟;负责 FPGA 逻辑的时序收敛、资源优化及功耗控制,使用 ILA/ChipScope 等工具进行板级调试。 任职要求:本科及以上学历,计算机、电子工程、通信、微电子等相关专业;3 年以上 FPGA 开发经验,有完整的芯片选型、RTL 编码、仿真、综合、布局布线及板级验证全流程经验;精通 Verilog 或 VHDL,熟悉 SystemVerilog/UVM 验证方法学;熟练掌握 Xilinx(Vivado)或 Intel/Altera(Quartus)开发工具链,熟悉 Kintex-7、Virtex UltraScale+ 或 Stratix 系列者优先;深入理解并实战过 PCIe(DMA)、Ethernet(10G/25G/100G)、DDR3/DDR4 等高速接口开发;有低延时网卡开发、HLS 经验或金融交易系统加速、行情加速经验者优先。
其他信息
语言要求:不限
行业要求:基金/证券/期货

猎聘温馨提示:

1. 如您发现平台内招聘方存在以下违规行为的,请立即举报
  • · 扣押您的身份证件或者其他证件;
  • · 要求您提供担保人、担保金或者以其他名义向您收取财物( 如培训费、体检费、资料费、置装费、押金等);
  • · 强迫您入股或者向您集资;
  • · 以招聘名义牟取不正当利益;
  • · 发布虚假招聘广告信息;
  • · 工作时长违反劳动法规定;
  • · 存在其他损害您的合法权益的行为。
2. 如您应聘的岗位属于涉外劳务合作/海外岗位的,请务必核实招聘方对外劳务合作资质取得情况,同时注意自身资金安全,防范招聘欺诈。
3. 本平台招聘方不向求职者提供任何收费服务。
查看全部
更新时间:2026-08-16