【成都数字后端工程师/Leader招聘】-猎头顾问成都招聘信息-猎聘

李女士 47分钟前在线已认证

资深猎头顾问 · 成都市仕达睿林人力资源咨询有限公司

简历处理快回复速度快

聊一聊

职位介绍: 公司简介：某大型上市公司旗下控股子公司，主要是Design Service业务，客户涵盖汽车电子，AI数据中心，通信。工作节奏：周六不强制上班，按项目需求安排加班，周六加班可调休；其他节假日如有加班，给加班费。薪酬福利：出差补贴、午餐补贴、交通补贴，多重专项补贴，六险一金、带薪年休假、高端年度体检、人才项目申报指导、法定节日礼金，新人入职大礼包、结婚专属红包等专属福利，定期组织全员旅游、部门团建、趣味运动会；常态化开展踏青、生日派对、插花、陶艺、舞蹈课等多彩文娱活动；配套免费专业健身场地，涵盖篮球场、羽毛球场、台球、乒乓球、跑步机及各类专业健身器材。可选工作地：成都/上海/西安/南京热招岗位：数字后端leader或资深工程师，STA Leader或资深工程师。岗位1：数字后端PR技术经理/总监薪资范围：100W-150W/年岗位职责： 1、负责数字IC后端物理实现全流程技术把控，涵盖Floorplan、CTS、布局布线、时序优化、拥塞收敛、低功耗设计及物理验证，主导项目技术方案落地，攻克各类后端设计问题，保障芯片设计收敛与交付质量。 2、统筹后端项目进度、质量与风险管控，对接前端、STA、PV、产品等跨团队协同，跟进项目关键节点，处理迭代问题，完成项目复盘，保障芯片顺利流片量产。 3、负责后端小组日常管理、人员分工、绩效考核与技术指导，搭建人才梯队，沉淀项目经验，落地标准化设计流程，开展团队技术赋能，提升整体交付效率。 4、跟进行业主流技术与技术迭代，优化团队设计方案，对接上下游合作资源，支撑项目稳定推进。任职资格： 1、全日制本科及以上学历，微电子、集成电路、电子科学与技术等相关专业。 2、8年以上数字IC后端PR物理实现经验，2-3年团队管理经验，具备完整芯片流片量产项目经验。 3、精通后端全流程设计及工艺规则，熟练使用ICC2、Innovus等主流PR工具，掌握Tcl脚本、时钟树规划、低功耗设计、时序与拥塞收敛，可独立解决各类后端技术问题。 4、具备良好的项目统筹、跨部门沟通能力，工作严谨负责、抗压性强，愿意长期深耕半导体行业。优先条件:具备28nm/14nm先进工艺、SoC/MCU芯片量产经验，有5-10人团队管理经验者优先。岗位2：资深PR工程师薪资范围：60W-90W 岗位职责： 1、负责芯片Floorplan、布局布线、CTS、Timing优化、Congestion收敛等全流程物理实现。 2、独立负责模块/顶层后端设计，配合STA、PV、前端团队完成迭代优化。 3、解决布局布线、时序、绕线阻塞等各类物理实现问题，保障项目交付。任职资格： 1、全日制本科及以上学历，微电子、集成电路、电子科学与技术、通信、电气等相关专业。 2、6年及以上相关岗位芯片设计从业经验，有先进工艺或成熟流片/量产项目经验者优先。 3、熟悉IC设计流程与工艺规则，具备独立问题排查与解决能力；熟练使用Cadence、Synopsys、Mentor等主流PR EDA工具；熟悉低功耗设计、时钟树规划、时序收敛基本方法，有先进工艺节点项目经验加分。岗位3：STA技术经理/总监薪资范围：100W-150W/年岗位职责： 1、负责项目全流程STA时序方案评审、时序架构把控，统筹模块及全芯片时序分析、SDC约束搭建维护、时序修复与Timing Signoff交付，保障项目时序收敛与流片质量。 2、主导各类复杂时序问题攻关，涵盖Setup/Hold修复、时钟跨域处理、异步时序、Macro时序、漏电及低功耗时序收敛，输出整体优化方案与兜底策略。 3、深度对接前端、PR、验证团队，统筹时序迭代节奏，协调跨模块时序瓶颈，推进全芯片时序闭环，管控项目时序进度与风险。 4、负责STA小组日常管理、任务分配、技术指导与人才培养，沉淀时序设计规范、约束规范、修复方法论，提升团队交付效率与问题解决能力。任职资格： 1、全日制本科及以上学历，微电子、集成电路、电子科学与技术等相关专业。 2、8年及以上IC STA时序分析经验，2-3年团队管理经验，具备完整SoC量产流片项目经验。 3、精通时序理论、SDC约束、时序例外处理、UPF低功耗时序分析，熟练使用主流STA工具，能够独立解决各类复杂时序问题。 4、具备优秀的项目推进、风险把控与跨团队协作能力，责任心强、抗压能力佳，具备良好的团队管理与技术赋能能力。优先条件:拥有28nm/14nm/7nm先进工艺、SoC/MCU芯片时序Signoff量产经验优先。岗位4：资深STA工程师薪资范围：60W-90W 岗位职责： 1、负责模块/全芯片静态时序分析、时序约束编写与维护、timing signoff等工作。 2、完成Setup/Hold、时钟跨域、异步电路、Leakage、Macro时序分析与修复方案输出。 3、对接PR团队，主导时序问题优化，保障全芯片时序闭环收敛。任职资格： 1、全日制本科及以上学历，微电子、集成电路、电子科学与技术、通信、电气等相关专业。 2、6年及以上相关岗位芯片设计从业经验，有先进工艺或成熟流片/量产项目经验者优先。 3、熟悉IC设计流程与工艺规则，具备独立问题排查与解决能力；熟练使用各主流EDA厂商的STA工具，熟悉SDC约束、时序理论、时序例外处理，熟悉UPF低功耗时序分析者优先。

其他信息: 语言要求：不限; 行业要求：专业技术服务,电子/半导体/集成电路

猎聘温馨提示：

1. 如您发现平台内招聘方存在以下违规行为的，请立即举报

· 扣押您的身份证件或者其他证件；
· 要求您提供担保人、担保金或者以其他名义向您收取财物（如培训费、体检费、资料费、置装费、押金等）；
· 强迫您入股或者向您集资；
· 以招聘名义牟取不正当利益；
· 发布虚假招聘广告信息；
· 工作时长违反劳动法规定；
· 存在其他损害您的合法权益的行为。

2. 如您应聘的岗位属于涉外劳务合作/海外岗位的，请务必核实招聘方对外劳务合作资质取得情况，同时注意自身资金安全，防范招聘欺诈。

了解更多安全防范知识>

3. 本平台招聘方不向求职者提供任何收费服务。

查看全部