数字DDR设计/架构/固件 70-90k·16薪
上海 经验不限 统招本科 招1人 6月22日更新
收藏
avator
李女士 1天前在线 已认证
高级猎头顾问 · 湖北格尔企业管理咨询有限公司
简历处理快 回复速度快
聊一聊
职位介绍
工作地点:上海,深圳 "岗位职责: 1、负责DDR PHY IP的RTL设计(含DFT),包括DDR4/5/LPDDR5的时序路径优化、时钟网络设计。 2、实现DDR物理层与控制器(DDR Controller)的接口集成,解决时序收敛(Timing Closure)问题。 3、协同验证团队制定测试计划,支持FPGA原型验证及硅后调试。 4、编写技术文档(Design Spec、CDC报告等)。 任职要求 1、8年+数字IC设计经验,精通Verilog/SystemVerilog。 2、深入理解DDR协议(JEDEC标准)及PHY架构(如DQ/DQS路径、ZQ校准)。 3、掌握STA、低功耗设计(UPF)、脚本语言(Python/Tcl)。 4、有TSMC 7nm/5nm等先进工艺流片经验者优先。"
其他信息
语言要求:英语
行业要求:电子/半导体/集成电路

猎聘温馨提示:

1. 如您发现平台内招聘方存在以下违规行为的,请立即举报
  • · 扣押您的身份证件或者其他证件;
  • · 要求您提供担保人、担保金或者以其他名义向您收取财物( 如培训费、体检费、资料费、置装费、押金等);
  • · 强迫您入股或者向您集资;
  • · 以招聘名义牟取不正当利益;
  • · 发布虚假招聘广告信息;
  • · 工作时长违反劳动法规定;
  • · 存在其他损害您的合法权益的行为。
2. 如您应聘的岗位属于涉外劳务合作/海外岗位的,请务必核实招聘方对外劳务合作资质取得情况,同时注意自身资金安全,防范招聘欺诈。
3. 本平台招聘方不向求职者提供任何收费服务。
查看全部
更新时间:2026-08-15